PPAC란?

PPAC는 Power, Performance, Area, Cost를 나타내는 말로 파운드리의 경쟁력을 판단할 수 있는 척도 중 하나이다.

 

파운드리 사업의 PPAC

파운드리 사업의 PPAC 관련 동향은 소자의 미세화에 초점을 맞추고 있다.

 

소자의 Size를 줄여나가면서 Short channel effect(DIBL, punch-through, hot carrier injection 등) 발생이 문제가 되고 있다. 이는 Short channel effect는 gate의 channel 장악력이 약해졌기 때문에 발생하는 현상이다. 따라서 Channel의 장악력을 키우는 방안으로 연구가 활발하게 진행되고 있다.

 

방안 1. 구조의 변경

Channel 장악력을 키우려면 channel과 gate가 만나는 면적을 늘려야 한다. 이는 반도체 구조를 Planar > FinFET > GAAFET > MBCFET의 순으로 발전시켜 왔다.

반도체 구조

 

방안 2. 공정의 변경

1. LDD공정 : source와 drain에 저농도 도핑을 통해 E-field를 완화한다.

2. Halo doping : (n일 경우) drain과 source의 substrate간 접촉 영역에 p+ doping에 substrate로 공핍영역 확대를 방지한다.

 

TSMC의 PPAC 추세

TSMC PPAC

TSMC는 파운드리 사업의 PPAC를 7→5→3nm 공정으로 가면서 수치의 향상도를 끌어올리려고 노력하고 있다.

 

 

삼성전자의 PPAC 추세

삼성전자 파운드리 사업부는 5LPE에서 3GAE공정으로 넘어가면서 '전력 45% 절감, 성능 23% 향상, 면적 16% 축소'의 결과를 발표했다.

삼성전자 PPAC